EDA技術(shù)就是以計(jì)算機(jī)為工具．設(shè)計(jì)者在EDA軟件平臺(tái)上，用相對(duì)應(yīng)得電路結(jié)構(gòu)或硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開(kāi)始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過(guò)程的計(jì)算機(jī)上自動(dòng)處理完成，因此，EDA技術(shù)在電路設(shè)計(jì)的具有非常重要的應(yīng)用。

    電路系統(tǒng)一般包括輸入電路、控制轉(zhuǎn)換電路、輸出電路和電源電路等部分。任何復(fù)雜的電子電路系統(tǒng)都可以逐步劃分成不同層次、相對(duì)獨(dú)立的子系統(tǒng)。通過(guò)對(duì)子系統(tǒng)的輸入輸出關(guān)系、時(shí)序等的分析，最后可以選用合適的電子電路器件來(lái)實(shí)現(xiàn)，將各子系統(tǒng)組合起來(lái)．便完成了整個(gè)大系統(tǒng)的設(shè)計(jì)。電子電路系統(tǒng)設(shè)計(jì)的一般方法與步驟可分為：

圖1 電子電路系統(tǒng)設(shè)計(jì)的一般方法與步驟

一、消化課題

    必須充分了解設(shè)計(jì)要求，明確被設(shè)計(jì)系統(tǒng)的全部功能、要求及技術(shù)指標(biāo)。熟悉被處理信號(hào)與被控制轉(zhuǎn)換對(duì)象的各種參數(shù)與特點(diǎn)。設(shè)計(jì)的基本流程如下圖：

二、確定總體設(shè)計(jì)方案

    根據(jù)系統(tǒng)總體功能畫(huà)出系統(tǒng)的原理框圖，將系統(tǒng)分解。確定連接不同方框間各種信號(hào)的相互關(guān)系與時(shí)序關(guān)系。方框圖應(yīng)能簡(jiǎn)潔、清晰地表示設(shè)計(jì)方案的原理。

三、繪制單元電路并對(duì)單元電路并對(duì)單元電路進(jìn)行仿真

    選擇合適的電路器件，用電子仿真軟件繪出個(gè)單元的電路圖。然后利用電子軟件中的電路仿真功能對(duì)設(shè)計(jì)的電路進(jìn)行仿真測(cè)試，從而確定設(shè)計(jì)的電路是否正確。

    若電路中采用了TTL、COMS、運(yùn)放、分立元件等多種器件時(shí)，如果采用不同的電源供電，則要注意不同電路之間電平的正確轉(zhuǎn)換，并應(yīng)繪制出電平轉(zhuǎn)換電路。

    在仿真電路時(shí)，可以選擇不同的仿真軟件，目前電子行業(yè)有很多不同的仿真軟件，有SPICE、Multisim、Proteus等很多種，本人從事電子教學(xué)設(shè)計(jì)多年，總結(jié)了一些方法，基礎(chǔ)電路仿真主要使用使用Multisim軟件，控制電路仿真使用Proteus，通信電路仿真使用MATLAB等。

    仿真電路軟件給設(shè)計(jì)者帶來(lái)了很大的方便，設(shè)計(jì)好的電路圖通過(guò)仿真軟件進(jìn)行實(shí)時(shí)模擬，模擬出實(shí)際功能，然后通過(guò)其分析改進(jìn)，從而實(shí)現(xiàn)電路的優(yōu)化設(shè)計(jì)。不僅節(jié)約了時(shí)間，對(duì)硬件缺乏的設(shè)計(jì)者來(lái)說(shuō)節(jié)省了一筆開(kāi)支。近年來(lái)，各高校都引入了仿真軟件教學(xué)課程，使大學(xué)生在電路設(shè)計(jì)時(shí)應(yīng)用EDA工具，輔助電路設(shè)計(jì)，極大的提高了學(xué)生的動(dòng)手能力和創(chuàng)新思維能力，同時(shí)也為高校硬件資源的投資建設(shè)節(jié)約了開(kāi)支。

四、分析電路

    設(shè)計(jì)的電路可能不存在任何問(wèn)題，但組合起來(lái)后系統(tǒng)可能不能正常工作，因此，充分分析各單元電路，特別是對(duì)控制信號(hào)要從輸入輸出關(guān)系、正負(fù)極性、時(shí)序等幾個(gè)方面進(jìn)行深入的考慮，確保不存在沖突。在深入分析的基礎(chǔ)上通過(guò)對(duì)原設(shè)計(jì)電路的不斷修改，從而獲得最佳設(shè)計(jì)方案。

五、完成整體設(shè)計(jì)

    在各單元電路完成的基礎(chǔ)上，再用電子仿真軟件對(duì)整個(gè)電路進(jìn)行仿真，驗(yàn)證設(shè)計(jì)。根據(jù)設(shè)計(jì)要求來(lái)設(shè)計(jì)出一個(gè)比較理想的電子電路系統(tǒng)須經(jīng)常訓(xùn)練，反復(fù)實(shí)踐才能熟練。由于電子仿真元器件模型的典型化及真實(shí)元器件參數(shù)的離散性、電路連線或印制板形成的分布參數(shù)、電子裝配工藝等方面的原因，工程上，設(shè)計(jì)完成的電路必須經(jīng)過(guò)實(shí)體安裝、調(diào)整、測(cè)試驗(yàn)證后才能投產(chǎn)，形成產(chǎn)品。

    對(duì)以正確分析電路原理圖后，進(jìn)行硬件電路的制作，首先就是設(shè)計(jì)硬件電路原理圖，可以通過(guò)幾種方法實(shí)現(xiàn)，Proteus、Protel、Altium Designer、Mentor等可以實(shí)現(xiàn)原理圖的繪制及PCB板圖的設(shè)計(jì)。目前對(duì)于高職院校電子技術(shù)實(shí)驗(yàn)教學(xué)，使用較多的是Protel、AltiumDesigner軟件。設(shè)計(jì)完成原理圖SCH文件后可以進(jìn)行電路電氣性能正確性檢查，仿真軟件可以自動(dòng)檢測(cè)錯(cuò)誤連接方式，提示設(shè)計(jì)者改正，最后完成正確的電路原理圖設(shè)計(jì)。接著實(shí)現(xiàn)PCB板設(shè)計(jì)。盡管現(xiàn)在的EDA工具很強(qiáng)大，但隨著PCB尺寸要求越來(lái)越小，器件密度越來(lái)越高，極其苛刻的布線規(guī)則，這些都使得PCB設(shè)計(jì)的難度并不小。如何實(shí)現(xiàn)PCB高的布通率以及縮短設(shè)計(jì)時(shí)間呢？本人以為從信號(hào)完整性設(shè)計(jì)、工藝及結(jié)構(gòu)設(shè)計(jì)、熱設(shè)計(jì)三方面進(jìn)行處理。合理的PCB圖設(shè)計(jì)完成后交付電路板加工廠加工。

    以上五個(gè)步驟可以實(shí)現(xiàn)了一個(gè)具有原始設(shè)計(jì)的電路板，再通過(guò)元件焊接、調(diào)試、再反復(fù)修改電路設(shè)計(jì)、再調(diào)試，直到完成一個(gè)合理的設(shè)計(jì)作品。如設(shè)計(jì)的為產(chǎn)品，則需要進(jìn)行相關(guān)測(cè)試，完成相關(guān)部門(mén)的工程驗(yàn)收，才能成為合格產(chǎn)品。

六、結(jié)語(yǔ)

    EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開(kāi)始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成。設(shè)計(jì)者采用的設(shè)計(jì)方法是一種高層次的”自頂向下”的全新設(shè)計(jì)方法，這種設(shè)汁方法首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)。在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)．并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級(jí)進(jìn)行駛證。然后，用綜合優(yōu)化工具生成具體門(mén)電路的網(wǎng)絡(luò)表，其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐?ASIC)。設(shè)計(jì)者的工作僅限于利用軟件的方式，即利用硬件描述語(yǔ)言和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。由于設(shè)計(jì)的主要仿真和調(diào)試過(guò)程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工作的浪費(fèi)，又減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次性成功率。